PCB板铺铜规则设置

【#文档大全网# 导语】以下是®文档大全网的小编为您整理的《PCB板铺铜规则设置》，欢迎阅读！



一、pcb覆铜技巧：

1、如果PCB的地较多，有SGND、AGND、GND，等等，就要根据PCB板面位置的不同，分别以最主要的“地”作为基准参考来独立覆铜，数字地和模拟地分开来敷铜自不多言，同时在覆铜之前，首先加粗相应的电源连线：5.0V、3.3V等等，这样一来，就形成了多个不同形状的多变形结构。

2、对不同地的单点连接，做法是通过0欧电阻或者磁珠或者电感连接；

3、晶振附近的覆铜，电路中的晶振为一高频发射源，做法是在环绕晶振敷铜，然后将晶振的外壳另行接地。

4、孤岛（死区）问题，如果觉得很大，那就定义个地过孔添加进去也费不了多大的事。 5、在开始布线时，应对地线一视同仁，走线的时候就应该把地线走好，不能依靠于覆铜后通过添加过孔来消除为连接的地引脚，这样的效果很不好。

6、在板子上最好不要有尖的角出现（《=180度），因为从电磁学的角度来讲，这就构成的一个发射天线！对于其他总会有一影响的只不过是大还是小而已，我建议使用圆弧的边沿线。 7、多层板中间层的布线空旷区域，不要敷铜。因为你很难做到让这个敷铜“良好接地” 8、设备内部的金属，例如金属散热器、金属加固条等，一定要实现“良好接地”。

9、三端稳压器的散热金属块，一定要良好接地。晶振附近的接地隔离带，一定要良好接地。总之：PCB上的敷铜，如果接地问题处理好了，肯定是“利大于弊”，它能减少信号线的回流面积，减小信号对外的电磁干扰。 二、pcb覆铜设置：

1、pcb覆铜安全间距设置：

覆铜的安全间距(clearance)一般是布线的安全间距的二倍。但是在没有覆铜之前，为布线而设置好了布线的安全间距，那么在随后的覆铜过程中，覆铜的安全间距也会默认是布线的安全距离。这样与预期的结果不一样。

一种笨方法就是在布好线之后，把安全距离扩大到原来的二倍，然后覆铜，覆铜完毕之后再把安全距离改回布线的安全距离，这样DRC检查就不会报错了。这种办法可以，但是如果要重新更改覆铜的话就要重复上面的步骤，略显麻烦，最好的办法是单独为覆铜的安全距离设置规则。 另一种办法就是添加规则了。在Rule的Clearance里面，新建一个规则Clearance1(名称可以自定义)，然后再WheretheFirstObjectmatches选项框里面选择Advanced(Query),单击QueryBuilder，然后出现BuildingQueryfromBoard对话框，在此对话框中第一行下拉菜单中选择默认项ShowAllLevels，在ConditionType/Operator下面的下拉菜单中选择ObjectKindis，在


右边的ConditionValue下面的下拉菜单中选择Ploy，这样QueryPreview中就会显示IsPolygon，单击OK确定，接下来还没有完，完全保存时会提示错误：

接下来只要在FullQuery显示框中将IsPolygon改为InPolygon就可以，最后在Constraints里面修改你自己需要的覆铜安全间距。有人说布线的规则优先级高于覆铜的优先级，覆铜的话也肯定是遵守布线安全间距的规则，需要在布线的安全间距规则里面把覆铜这个例外给加上，具体做法是在FullQuery里面注释上notInPolygon。其实这么做完全没有必要，因为优先级是可以更改的，设置规则的主页面左下角有个选项priorities，把覆铜的安全间距规则的优先级提高到高于布线的安全间距规则，这样就互不干扰了，完毕。 2、pcb覆铜线宽设置：

覆铜在选择Hatched还有None两种模式的时候，会注意到有个设置TrackWidth的地方。如果你选择默认的8mil，并且你覆铜所连接的网络在设置线宽范围的时候，最小的线宽大于8mil，那么在DRC的时候就会报错，在刚开始的时候也没有注意到这一细节，每次覆铜之后DRC都有很多的错误。

是在Rule的Clearance里面，新建一个规则Clearance1(名称可以自定义)，然后再WheretheFirstObjectmatches选项框里面选择ADVANCED(Query),单击QueryBuilder，然后出现BuildingQueryfromBoard对话框，在此对话框中第一行下拉菜单中选择ShowAllLevels(默认为此项)，然后在ConditionType/Operator下面的下拉菜单中选择ObjectKindis，然后再右边的ConditionVALUE下面的下拉菜单中选择Ploy，这样在右边QueryPreview中就会显示IsPolygon，单击OK确定保存退出，接下来还没有完，在FullQuery显示框中将IsPolygon改为InPolygon(DXP中的bug必须这样改，2004版本好像不用改)，最后一步了，下面就可以在Constraints里面修改你自己需要的间距了(根据你们的制版工艺水平)。这样就只影响铺铜的间距，不影响各层布线的间距了。



pcb覆铜技巧之大面积敷铜、网格铜哪一种好？

1、经常也有人问到，大面积覆铜好还是网格覆铜好，不好一概而论。为什么呢？大面积敷铜,具备了加大电流和屏蔽双重作用，但是大面积覆铜，如果过波峰焊时，板子就可能会翘起来，甚至会起泡。因此大面积敷铜,一般也会开几个槽,缓解铜箔起泡。

2、单纯的网格敷铜主要还是屏蔽作用,加大电流的作用被降低了，从散热的角度说，网格有好处（它降低了铜的受热面）又起到了一定的电磁屏蔽的作用。但是需要指出的是，网格是使由交错方向的走线组成的，我们知道对于电路来说，走线的宽度对于电路板的工作频率是有其相应


的“电长度“的（实际尺寸除以工作频率对应的数字频率可得，具体可见相关书籍），当工作频率不是很高的时候，或许网格线的作用不是很明显，一旦电长度和工作频率匹配时，就非常糟糕了，你会发现电路根本就不能正常工作，到处都在发射干扰系统工作的信号。所以对于使用网格的同仁，我的建议是根据设计的电路板工作情况选择，不要死抱着一种东西不放。因此高频电路对抗干扰要求高的多用网格，低频电路有大电流的电路等常用完整的铺铜。 pcb覆铜与导线或过孔间距设置?

菜单栏-设计-规则-electrical-clearance-选中右键-新规则-左键点中新规则-右边出现设置框-在上面的“wherethefirstobjectmatches”框下面的高级旁边，点“询问构建器”-左边的条件类型点中出现的下拉框选择“objectkindis”，右边的“条件值”选择“poly”-确定-设置框右边出现“Ispolygon”，将其改为“Inpolygon”，即第二个字母S改为N-在最底下的约束条件里面选择最小间隔!

本文来源：https://www.wddqxz.cn/58f87849b8d528ea81c758f5f61fb7360a4c2bd0.html