基于FPGA的复数浮点协方差矩阵实现

2023-03-09 05:40:14 文档大全网 [ 字体：小中大 ] [ 阅读： ]

【#文档大全网# 导语】以下是®文档大全网的小编为您整理的《基于FPGA的复数浮点协方差矩阵实现》，欢迎阅读！
协方差,浮点,复数,矩阵,基于
基于FPGA的复数浮点协方差矩阵实现

韦钰梅;刘帅;金铭

【期刊名称】《现代电子技术》【年(卷),期】2010(33)15

【摘要】基于FPGA的协方差矩阵运算的实现大多采用的是定点计算方式,在运算过程中,存在数据处理动态范围小,容易溢出,截断误差等问题.加之以空间谱估计为研究背景的协方差矩阵运算,大多得到的是针对特殊阵列模型的实对称矩阵,不具备通用性.针对定点运算的不足和该运算的适用范围,研究了浮点运算和复数运算的特点,提出了基于复数矢量的浮点协方差运算的FPGA实现方案.在Altera＼stratix＼EP1S20F780C7中的仿真和调试结果表明了该方案的有效性. 【总页数】4页(P121-124) 【作者】韦钰梅;刘帅;金铭

【作者单位】哈尔滨工业大学(威海),山东,威海,264209;哈尔滨工业大学(威海),山东,威海,264209;哈尔滨工业大学(威海),山东,威海,264209 【正文语种】中文

【中图分类】TN919;TP302 【相关文献】

1.基于FPGA的PLC浮点运算系统的设计与实现 [J], 曹鹏;张彤;冯磊 2.基于Verilog HDL语言的FPGA浮点数加减法运算的实现 [J], 谢文彬

3.基于FPGA的自适应阵列协方差矩阵特征分解的实现 [J], 陈静; 祝娇娇; 刘盛典;

刘鹏; 徐振兴

4.基于FPGA的可配置浮点向量乘法单元设计实现 [J], 黄兆伟;王连明 5.基于Verilog HDL语言的FPGA浮点数加减法运算的实现 [J], 谢文彬

因版权原因，仅展示原文概要，查看原文内容请购买