组合逻辑电路的设计实验报告

【#文档大全网# 导语】以下是®文档大全网的小编为您整理的《组合逻辑电路的设计实验报告》，欢迎阅读！

基本知识



数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

【实验目的】

学习组合逻辑电路的设计与测试方法。

【设计任务】

用四-二输入与非门设计一个4人无弃权表决电路（多数赞成则提案通过）。 要求：采用四-二输入与非门74LS00实现；使用的集成电路芯片种类尽可能的少。

【实验用仪器、仪表】

数字电路实验箱、万用表、74LS00。



【设计过程】

设输入为A、B、C、D，输出为L，根据要求列出真值表如下

真值表 A 0 0 0 0 0 0 0

B 0 0 0 0 1 1 1

C 0 0 1 1 0 0 1

D 0 1 0 1 0 1 0

L 0 0 0 0 0 0 0

1


0 1 1 1 1 1 1 1 1

1 0 0 0 0 1 1 1 1

1 0 0 1 1 0 0 1 1

1 0 1 0 1 0 1 0 1

1 0 0 0 1 0 1 1 1



根据真值表画卡若图如下

L

AB

CD

C

00

01

1110

00

0 0 0 0

0 0 1 0

0 1 1 1

0 0

B

A

01

1110

1 0

D





由卡若图得逻辑表达式

2


LABCABDBCDACD

ABCAABDBACDCBCDDAB(ACBD)CD(ACBD)(ABCD)(ACBD)ABCDACBDABCDACBD





用四二输入与非门实现

A

&

&

&

&

BC

L&

L

&

&

&



实验逻辑电路图

D



3

本文来源：https://www.wddqxz.cn/61e8a2432cc58bd63086bd0d.html